Repository logo
Communities & Collections
All of DSpace
  • English
  • العربية
  • বাংলা
  • Català
  • Čeština
  • Deutsch
  • Ελληνικά
  • Español
  • Suomi
  • Français
  • Gàidhlig
  • हिंदी
  • Magyar
  • Italiano
  • Қазақ
  • Latviešu
  • Nederlands
  • Polski
  • Português
  • Português do Brasil
  • Srpski (lat)
  • Српски
  • Svenska
  • Türkçe
  • Yкраї́нська
  • Tiếng Việt
Log In
New user? Click here to register.Have you forgotten your password?
  1. Home
  2. Browse by Author

Browsing by Author "劉鈺傑"

Filter results by typing the first few letters
Now showing 1 - 1 of 1
  • Results Per Page
  • Sort Options
  • No Thumbnail Available
    Item
    具數位插值濾波與調變之音頻D類功率放大器
    (2019) 劉鈺傑; Liou, Yu-Jie
    本論文研製一完整的數位信號輸入D類功率放大系統,在標準元件前端電路與全客戶後端電路兩部份共有四項不同的研究成果。在數位插值濾波器的部分,首先找出最佳效率的升頻濾波方法,爾後找出合適的濾波器架構,並以係數優化演算法獲得硬體效率上的改良。在數位三角積分調變器的部分,本研究提出兩種降低調變輸出信號切換頻率的方法,其一為使用脈波寬度調變器取代原本量化器之優化方案;其二在典型的雜訊移頻迴路中加入濾波元件,以大幅改善脈波密度調變信號固有較高切換頻率之特性,降低輸出頻率將有效減少後端功率放大級之動態功耗。由於第二種調變方法的改良程度更為顯著,用以實現於本論文之晶片內。在後端全客戶電路部分,使用交互電荷泵浦全橋式組態,以n通道功率電晶體作為輸出位準之上拉元件大幅減少晶片面積。其改良後之停滯時間更為充足,而確保圖騰柱電路短路的情況不易發生。 本論文使用TSMC 90-nm CMOS標準製程實現此音頻功率放大之混合信號晶片系統。系統輸入信號為48-kHz取樣之24位元1.002-kHz全擺幅數位弦波,調變器操作頻率為3.072-MHz。在系統頻寬20-kHz下,插值濾波器能提供96-kHz內的鏡像雜訊衰減量大於100-dB,數位三角積分調變器之佈局後邏輯閘層級模擬結果為105.61-dB之SNDR,與657-kHz輸出信號頻率,此輸出信號以數位向量的方式輸入至全客戶電路部分。當負載為8Ω時,設計於晶片外部的被動低通濾波器之差動輸出佈局前模擬結果為0.001759%之THD+N(A-weighted)。經改良的雜訊移頻迴路使全客戶電路的方均根動態功耗由0.58W下降至0.14W。

DSpace software copyright © 2002-2026 LYRASIS

  • Privacy policy
  • End User Agreement
  • Send Feedback