Repository logo
Communities & Collections
All of DSpace
  • English
  • العربية
  • বাংলা
  • Català
  • Čeština
  • Deutsch
  • Ελληνικά
  • Español
  • Suomi
  • Français
  • Gàidhlig
  • हिंदी
  • Magyar
  • Italiano
  • Қазақ
  • Latviešu
  • Nederlands
  • Polski
  • Português
  • Português do Brasil
  • Srpski (lat)
  • Српски
  • Svenska
  • Türkçe
  • Yкраї́нська
  • Tiếng Việt
Log In
New user? Click here to register.Have you forgotten your password?
  1. Home
  2. Browse by Author

Browsing by Author "葉竣皓"

Filter results by typing the first few letters
Now showing 1 - 1 of 1
  • Results Per Page
  • Sort Options
  • No Thumbnail Available
    Item
    應用於音頻頻帶數位類比轉換器的24位元低成本、高效率插值濾波器和三角積分調變器
    (2023) 葉竣皓; Yeh, Chun-Hao
    本論文提出了應用於音頻數位類比轉換器的24位元低成本、高效率插值濾波器和三角積分調變器。在插值濾波器中,我們採用凱薩窗函數來設計具有較少硬體的線性相位半頻帶有限脈衝響應濾波器,除了能有相對較少的濾波器階數外,還能加大頻帶外的阻帶衰減率,並抑制鏡像雜訊。此外,利用多工器來減少大量的加法器,改善使用多相位折疊架構具有加法器數量與濾波器階數成正比的缺點。在三角積分調變器中,使用2+2 SMASH架構來確保高階三角積分調變器的穩定。採用訊號處理電路來節省輸入至第二級電路前的多位元減法器,並於第二級採用硬體成本較低的量化誤差回授架構,改善SMASH架構在硬體成本上的缺點。  本研究提出的電路架構使用TSMC 0.18-um 1P6M CMOS技術實現,總耗費的核心面積為0.35 mm2。在24 kHz的頻帶下,測得的SNR為143.91 dB,且在1.8 V的電源電壓下,測得功率消耗為3.14 mW。此外,利用Altera Cyclone IV GX型號的FPGA開發板進行驗證,從量測的結果顯示,在24 kHz的頻帶下,測得的效能與post-sim相同。總共使用的邏輯數目(LEs)為3697。在1.2 V的電源電壓下,測得的功率消耗為0.93 mW。

DSpace software copyright © 2002-2025 LYRASIS

  • Privacy policy
  • End User Agreement
  • Send Feedback