Browsing by Author "蔡佳諭"

Filter results by typing the first few letters
Now showing 1 - 1 of 1
  • No Thumbnail Available
    Item
    基於RISC-V架構之脈動陣列一維卷積運算研究
    (2022) 蔡佳諭; Tsai, Chia-Yu
    現有Edge端裝置由於產品定位原因，多數運算能力不足以應付AI模型應用程式，也因此裝置搭配硬體AI加速器，來使其足夠運算AI模型的方式成為此困境的解決方法之一。本論文研究基於RISC-V架構下的硬體AI加速器平台Gemmini，透過RISC-V中的custom指令為基礎，設計可利用加速器進行運算的一維卷積運算程式，使得此加速器平台能廣泛應用於類神經網路中。本論文將設計的程式執行於包含Gemmini平台的FPGA上，以Clock Cycles作為運算速度依據，比較模型運算時使用加速器與否的差別，以及直接使用Gemmini，與重排資料後再使用Gemmini執行一維卷積運算的速度差距，藉由此兩種比較，驗證Gemmini的加速效果及直接使用其運算1-D CNN的可行性。