Repository logo
Communities & Collections
All of DSpace
  • English
  • العربية
  • বাংলা
  • Català
  • Čeština
  • Deutsch
  • Ελληνικά
  • Español
  • Suomi
  • Français
  • Gàidhlig
  • हिंदी
  • Magyar
  • Italiano
  • Қазақ
  • Latviešu
  • Nederlands
  • Polski
  • Português
  • Português do Brasil
  • Srpski (lat)
  • Српски
  • Svenska
  • Türkçe
  • Yкраї́нська
  • Tiếng Việt
Log In
New user? Click here to register.Have you forgotten your password?
  1. Home
  2. Browse by Author

Browsing by Author "Weng, Chi-Chieh"

Filter results by typing the first few letters
Now showing 1 - 1 of 1
  • Results Per Page
  • Sort Options
  • No Thumbnail Available
    Item
    使用雜訊移頻逐次逼近暫存技術之 2+1 SMASH 調變器的設計與實現
    (2024) 翁綺婕; Weng, Chi-Chieh
    類比數位轉換器(ADC)是一個將類比訊號轉換成數位訊號的裝置,在各種電子應用中至關重要。ADC的應用範圍極廣,從音頻處理到數據通訊、感測器信號處理,再到醫療器材等領域,效能通常以解析度和取樣率來衡量,解析度代表它能夠區分的細節程度,而取樣率則是它每秒能夠處理的樣本數。三角積分調變器(Delta Sigma Modulation)是一種熱門的ADC,利用超取樣和雜訊移頻技術來實現高解析度,其核心概念是利用超取樣來提升訊號的解析度,同時通過雜訊移頻將雜訊從訊號頻帶內移至高頻部分。這種特性使DSM在處理小信號和高精度要求的應用中具有優勢。它常見於音頻設備、精密儀器、通信系統以及其他需要高解析度和低雜訊的應用中。本文介紹了一種操作在1.7V電壓下的離散時間CIFB2+1雜訊移頻逐次逼近式類比數位轉換器。通過採用SMASH架構來解決單一迴路在實施高階時所面臨的穩定性問題,該轉換器有效地消除了雜訊並提高了性能。此外,我們提出了一種新穎的雙階段量化技術來提高線性度,通過減少參考電壓之間的差異,實現了比預期更佳的解析度,這種設計有效地避免對於訊號擺幅增大時面臨的非線性問題。該電路使用NS SAR ADC進行量化,並對上一次DAC電容切換後的殘留電壓進行運算,以降低比較器雜訊、DAC的settling error和mismatch對電路效能的影響。所呈現的三角積分調變器採用0.18-μm CMOS製程技術製造。基於20-kHz頻寬和7 MHz取樣頻率,晶片量測結果下,SNDR達到76.1 dB,而在1.7V的供應電壓下功耗為267μW,Schreier figure-of-merit(FoMs)為157.6dB。

DSpace software copyright © 2002-2026 LYRASIS

  • Privacy policy
  • End User Agreement
  • Send Feedback