學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890

Browse

Has files: NoSubject: search.filters.subject.三角積分調變器

Search Results

Now showing 1 - 2 of 2
  • No Thumbnail Available
    Item
    應用於音頻之二階三角積分調變器的設計與實現
    (2022) 婁德; Lou, Te
    在半導體產業的蓬勃發展下，CMOS製程技術不斷地進步，使得積體電路的尺寸越來越小且能在更低的供應電壓下操作，不論是晶片的面積或功率消耗都能得到大幅地下降。因此，市場上對於體積輕薄且高效能的電子產品的需求變得越來越高。在眾多的電子產品中，類比數位轉換器(Analog-to-Digital Converter, ADC)都扮演著即其重要的角色，又尤其三角積分調變器(Delta-Sigma Modulator, DSM)為相當熱門的研究對象。因為其獨特的超取樣技術以及雜訊移頻的特性，能有效地降低類比元件非理想效應對電路效能的影響，並且能將信號頻帶內的雜訊大量地移至高頻。三角積分調變器大多應用於高解析度且窄頻的音頻設備中。本論文提出一個使用反相器基底積分器和相關電位移技術的二階雜訊移頻SAR ADC，結合 DSM 優秀的雜訊移頻特性和雜訊移頻逐次逼近式類比數位轉換器低功耗的優點，並藉由新提出的在輸出端採用相關電位移技術的反相器基底積分器去改善以往運算放大器高功耗的缺點。此架構能在電路複雜度相當低的條件下，實現低功耗且高解析度的類比數位轉換器。本研究使用 UMC 180nm 1P6MCMOS 製程實現，供應電壓為 1.2V，取樣頻率為 3.072 MHz，頻寬為音頻應用的20 kHz，量測所能達到的 SNDR 為 80.7 dB，總功率消耗為 103 μW，效能指標FoMS為 163.5 dB。
  • No Thumbnail Available
    Item
    具數位插值濾波與調變之音頻D類功率放大器
    (2019) 劉鈺傑; Liou, Yu-Jie
    本論文研製一完整的數位信號輸入D類功率放大系統，在標準元件前端電路與全客戶後端電路兩部份共有四項不同的研究成果。在數位插值濾波器的部分，首先找出最佳效率的升頻濾波方法，爾後找出合適的濾波器架構，並以係數優化演算法獲得硬體效率上的改良。在數位三角積分調變器的部分，本研究提出兩種降低調變輸出信號切換頻率的方法，其一為使用脈波寬度調變器取代原本量化器之優化方案；其二在典型的雜訊移頻迴路中加入濾波元件，以大幅改善脈波密度調變信號固有較高切換頻率之特性，降低輸出頻率將有效減少後端功率放大級之動態功耗。由於第二種調變方法的改良程度更為顯著，用以實現於本論文之晶片內。在後端全客戶電路部分，使用交互電荷泵浦全橋式組態，以n通道功率電晶體作為輸出位準之上拉元件大幅減少晶片面積。其改良後之停滯時間更為充足，而確保圖騰柱電路短路的情況不易發生。 本論文使用TSMC 90-nm CMOS標準製程實現此音頻功率放大之混合信號晶片系統。系統輸入信號為48-kHz取樣之24位元1.002-kHz全擺幅數位弦波，調變器操作頻率為3.072-MHz。在系統頻寬20-kHz下，插值濾波器能提供96-kHz內的鏡像雜訊衰減量大於100-dB，數位三角積分調變器之佈局後邏輯閘層級模擬結果為105.61-dB之SNDR，與657-kHz輸出信號頻率，此輸出信號以數位向量的方式輸入至全客戶電路部分。當負載為8Ω時，設計於晶片外部的被動低通濾波器之差動輸出佈局前模擬結果為0.001759%之THD+N(A-weighted)。經改良的雜訊移頻迴路使全客戶電路的方均根動態功耗由0.58W下降至0.14W。