學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890

Browse

Search Results

Now showing 1 - 3 of 3
  • Item
    28 GHz 向量合成式相移器與低雜訊放大器設計
    (2020) 沈柏均; Shen, Po-Chun
    隨著第五代行動通訊(5th Generation Mobile Networks, 5G)帶動高速通訊的發展,資料傳輸需要更寬的頻寬來滿足大量傳輸需求,傳輸頻段必須往更高頻段移動,因此高頻訊號先天路徑損耗較大的問題變成必須克服的難題,本論文主要研究毫米波相位陣列系統之接收端電路設計,利用波束成形(Beamforming)技術來解決高頻傳輸路徑損耗過大問題。 第一顆電路介紹28GHz向量合成式相移器,電路採用0.18-μm 1P6M CMOS process實現,正交相位產生器使用正交耦合器和Marchand Balun組成。直流功率消耗為15.31 mW。整體晶片面積0.925 mm × 0.560 mm,操作頻率為26GHz至32GHz。在28GHz頻率上,插入損耗在9.8dB到19.5dB之間、RMS相位誤差為8.3°、RMS振幅誤差為3.8 dB。量測結果相位誤差較不理想,推測是耦合器與balun之間阻抗不連續造成。 第二顆電路介紹28GHz向量合成式相移器,旨在修正前一顆電路之正交相位產生器相位失準,在耦合器與balun之間加入匹配電感,使其阻抗連續。直流功率消耗為15.31 mW。整體晶片面積為0.925 mm × 0.555 mm,操作頻率為26GHz至32GHz。在28GHz頻率上,插入損耗在10.8dB到11.3dB之間,輸入反射係數為 -21.3 dB、輸出反射係數為 -8.4 dB、均方根相位誤差為0.64°、均方根振幅誤差為0.12 dB。 第三顆電路將介紹28GHz低雜訊放大器,為兩級串接疊接組態,本設計考量疊接組態增益以及雜訊指數,利用匹配電感使疊接組態之雜訊指數降低增益提高,並使用源極退化電感,以同時達到雜訊匹配以及共軛匹配。使用0.18-μm 1P6M CMOS process實現,供應電壓為2.4V,消耗功率為10.58 mW。整體晶片面積為0.650mm × 0.585 mm,量測結果增益在26.3 GHz 時有最大值15.7 dB,雜訊指數在28.5 GHz 的時候有最小值5.98 dB。線性度之量測結果,在量測頻率為27 GHz 時OP1dB為-1.9 dBm,在頻率28 GHz 時OP1dB為-1.7 dBm。
  • Item
    3.5 GHz向量合成式相移器與38 GHz鏡像抑制降頻器設計
    (2019) 林芳銘; Lin, Fang-Ming
    本論文主要研究領域為應用於第五代行動通訊之相移器與降頻混頻器。目前第五代行動通訊開放6 GHz以下頻段(Sub-6 GHz)及毫米波頻段(mmWave),主要使用頻段為3.5 GHz。當需要高速傳輸時,會轉換至毫米波頻段(mmWave)目前第一步開放28 GHz下一階段將開放38 GHz,目前主要往3.5 GHz以及38 GHz這兩個頻段發展。為了做出高精準度之相移器,採用向量合成式向移器,第二章將簡單介紹各類相移器及項移器主要設計參數,第三章與第四章將對向量合成式相移器進行分析,接著說明兩顆向量合成式之設計與實現。第一顆相移器,使用SiGe18 BiCMOS製作,四相位產生器使用多相位濾波器(PPF)實現。操作頻率在3.5GHz時,插入損耗平均值為-8.89dB,IP1dB為0dBm,功率消耗為18.94mW,相位誤差均方根為0.099度以及振幅誤差均方根值為0.113dB。   第二顆晶片為第一顆晶片的改良,使用TSMC 65nm COMS,能進一步降低插入損耗與功率消耗,針對3.5 GHz做輸出匹配以提高增益並刪去不必要之電晶體。當操作頻率在3.5 GHz時,插入損耗平均值為-3.51dB,IP1dB為0dBm,功率消耗為8mW,相位誤差均方根為0.3612度以及振幅誤差均方根值為0.117dB。   本論文最後一章介紹第三個電路,採用TSMC 65nm COMS製程設計之鏡像抑制降頻器,LO四相位產生器使用傳輸線做為補償,以及對90度耦合器挖地,可以讓90度耦合器的耦合量增加並改善IQ訊號不平衡的問題,IF端四相位合成採用多相位濾波器合成,由於多相位濾波器損耗較大,因此在IF端加上緩衝放大器來提升整體增益、在LO驅動功率為3 dBm,IF頻率為4.3 GHz時,在36 GHz至40 GHz鏡像抑制效果大於35 dB,轉換增益為-5±1 dB。
  • Item
    應用於毫米波相位陣列系統之相移器設計
    (2019) 蕭璿; Hsiao, Hsuan
    近年來隨著物聯網(Internet of Things, IOT)與第五代行動通訊(5th Generation Mobile Networks, 5G)帶動高速通訊的發展,資料傳輸需要更寬的頻寬來滿足大量傳輸需求,傳輸頻段必須往更高頻段移動,因此高頻訊號先天路徑損耗較大的問題變成必須克服的難題,本論文主要研究毫米波相位陣列系統之相移器設計,利用波束成形(Beamforming)技術來解決高頻傳輸路徑損耗過大問題。 第三章介紹ka頻帶五位元開關式相移器,電路採用電路採用標準0.18-μm 1P6M互補式金屬氧化物半導體製程(Standard 0.18-μm 1P6M CMOS process)實現,其中四個位元採用T橋式相移器架構,另一位元採用高低通網路架構。電路功率消耗為0mW,整體晶片面積為0.84 mm2,操作頻率為26GHz至31GHz,輸入反射係數小於-7.1dB、輸出反射係數小於-5.2dB、RMS相位誤差小於5.37°、RMS振幅誤差小於0.85dB。 第四章為了改善第三章相移頻寬,將90°相移器採用反射式架構,180°相移器採用相位可反相衰減器,其餘位元皆採用T橋式相移器架構。操作頻率為26至31GHz,電路功率消耗為0 mW,整體晶片面積0.64 mm2,輸入反射係數小於-13.4dB,輸出反射係數小於-5.5dB,RMS相位誤差小於3.07°,RMS振幅誤差小於1.06dB。 第五章介紹ka頻帶五位元開關式相移器,電路採用標準65-nm 1P9M互補式金屬氧化物半導體製程(Standard 65-nm 1P9M CMOS process)實現,為了降低相移器之間的負載效應,將180°相移器採用兩個90°T橋式相移器組成,使得五位元相移器皆採用T橋式相移器架構。電路功率消耗為0 mW,整體晶片面積為0.39mm2,操作頻率為36GHz至40GHz,輸入反射係數小於-8.8dB、輸出反射係數小於-8.2 dB、RMS相位誤差小於7.3°、RMS振幅誤差小於1.8 dB。 第六章介紹ka頻帶向量合成式相移器,相移解析度為5Bit,控制電路電壓解析度為6Bit,電路採用標準65-nm 1P9M互補式金屬氧化物半導體製程(Standard 65-nm 1P9M CMOS process)實現,電路功率消耗為6.6mW,整體晶片面積為0.37mm2,操作頻率為36GHz至40GHz,輸入反射係數小於-19.6dB,輸出反射係數小於-5.5dB,RMS振福誤差小於0.17dB,RMS相位誤差小於1.67°。