學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890

Browse

Subject: search.filters.subject.Analog-to-Digital Converters

Search Results

Now showing 1 - 3 of 3
  • No Thumbnail Available
    Item
    二階前饋式誤差回授架構之雜訊移頻逐次逼近暫存式類比數位轉換器
    (2025) 吳子帆; Wu,Tzu-Fan
    隨著物聯網(Internet of Things , IoT) 技術的快速發展，越來越多的應用對高解析度和低功率消耗的類比數位轉換器提出了更高的需求，都需要在節能的情況下提供穩定且精確的數據轉換。因此先進的類比數位轉換器技術在支持這些應用中扮演著關鍵角色，特別是具備超過250kHz頻寬的類比數位轉換器，可以適應多數物聯網設備的數據傳輸需求，實現高效的數據處理。使用雜訊移頻逐次逼近暫存器 (NS-SAR) 相對傳統快閃式(Flash)暫存器可大幅減少功率消耗，以實現低功率消耗高解析度類比數位轉換器為本論文目標。提出了一個使用二階積分器前饋 (Cascaded Integrators with Distributed Feedforward, CIFF)雜訊移頻逐次逼近暫存器 (NS-SAR) 類比數位轉換器，結合了誤差回授(Error-Feedback)結構技術。設計中使用了一階主動電路，透過操作轉導放大器搭配一階被動電路，由單位增益緩衝器輔助，以開關切換模式實現了鋒利的雜訊轉移函數。透過電容之間的電荷累積，並將九位元量化器產生的量化誤差進行回授，結合主動電路的高解析度與穩定性以及被動電路的低功率消耗特性。晶片採用台積電0.18um標準CMOS製成，在10 MHz取樣頻率下，於250kHz的頻寬內實現了78.13 dB的訊號雜訊失真比，功率消耗為232uW，工作電壓為1.5V。在250kHz和625kHz頻寬下，FoMs皆超過165 dB。在625kHz頻寬下的FoMw為48.5 [fJ/step]。
  • No Thumbnail Available
    Item
    使用巢狀雜訊耦合架構之三階前饋式雜訊整形連續漸進式類比數位轉換器
    (2025) 邱鈺芬; Chiu, Yuh-Fen
    隨物聯網技術快速演進，感測器在環境監測與工業自動化等應用中扮演關鍵角色。高解析度類比數位轉換器(ADC)在這些應用中扮演了關鍵的角色。為滿足感測系統對高解析度與低功率消耗的需求，採用雜訊整形連續漸進式類比數位轉換器(NS-SAR)相較於傳統以快閃式暫存器(Flash Register)為基礎的設計，不僅能降低功耗，還能維持高解析度，使其成為更適合低功耗設計需求的解決方案。本論文以實現低功耗之高解析度類比數位轉換器為目標，提出一個三階雜訊整形連續漸進式類比數位轉換器(NS-SAR)，使用雜訊耦合技術(Noise-Couple)並結合分散式前饋串聯積分器(CIFF)與巢狀式誤差回授(Error Feedback)架構，以實現高效能的雜訊整形。第一級採用主動積分器，增強雜訊抑制能力；第二、三級則利用雜訊耦合技術，利用乒乓延遲（Ping-pong delay）單元與單位增益緩衝器輔助傳遞量化誤差並回授至主迴路中，以實現三階雜訊整形。此作法可省去使用多組主動式積分器，同時達成高階雜訊整形，可有效節省功耗與電路面積，並簡化電路複雜度。此晶片使用台積電0.18um CMOS Mixed Signal RF General製程實現，在佈局後模擬中，於8MHz取樣頻率，訊號頻寬125kHz下實現了84.82dB的訊號雜訊失真比。並在供應電壓1.4V下，整體功率消耗為224.5uW。
  • No Thumbnail Available
    Item
    應用於音頻之三角積分調變器的設計與實現
    (2023) 吳彥儒; Wu, Yan-Ru
    現今的科技日新月異，在類比數位轉換器(Analog-to-Digital Converter，ADC)晶片的音頻應用(audio-band application)中不但對於高解析度有所要求，對於低功率的需求也逐漸受到重視。在這項應用中以三角積分調變器(Delta-Sigma Modulator，ΔΣM)為主，因其解析度最高，但是相對上功率消耗也是最高的，如何在不影響電路效能的情形下最佳化三角積分調變器的功率消耗是本篇論文的核心目標。本論文中，提出了兩個可以在不影響電路效能的情形下最佳化三角積分調變器的功率消耗的電路，分別為一個使用NS SAR 量化器之多重迴路三角積分調變器和利用一顆反相器基底積分器實現的一個二階雙路徑三角積分調變器，皆以UMC 180nm CMOS製程實現，供應電壓均使用1.4 V。前者的核心電路佈局模擬SNDR值為88.78 dB，總功率消耗為128 uW，後者的核心電路佈局模擬SNDR值為84.75 dB，總功率消耗為48 uW。兩者的共通點是皆採用了逐次逼近式類比數位轉換器(Successive Approximation Register ADC，SAR ADC)做為量化器(Quantizer)，以及雜訊移頻(Noise-Shaping，NS)技術。前者主要透過多級雜訊移頻(Multi-Stage Noise-Shaping，MASH)架構和數位濾波器(Digital Filter)以達到消除多餘雜訊的效果，後者主要藉由一個反相器基底積分器搭配雙路徑架構來實現一個二階雙路徑之反相器基底積分器，對電路元件的利用效率最佳化。