學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73912

Browse

Search Results

Now showing 1 - 5 of 5
  • Item
    以Memetic Algorithm為基礎的向量量化器在可程式化系統晶片上之實現
    (2009) 翁聖凱; Sheng-Kai Weng
    本論文提出一個以Memetic Algorithm(MA)為基礎的向量量化器(VQ)硬體架構;此架構中以steady-state Genetic Algorithm (GA)做全域搜尋,並採用C-means演算法進行局部改善;硬體架構中包含族群記憶體單元(population memory unit)、交配突變單元(crossover and mutation unit)、C-means單元以及生存測試更新單元( survival test and update unit);在架構中採用了以移位暫存器(Shift register)為基礎的交配突變單元,來加快交配突變運算的執行。除此之外,設計了一個pipeline架構來實現C-means單元;最後將MA電路結合軟核心(softcore)CPU並實際測量硬體電路效能。實驗的結果顯示,所提出的向量量化器(VQ)硬體架構對於VQ的最佳化是擁有高效能表現以及少量計算時間的優點。
  • Item
    以多核心系統架構為基礎在可程式化系統晶片中實現島嶼式基因演算法
    (2009) 洪鵬傑
    本研究為向量量化器的設計提出一個島嶼式(分散式)基因演算法的架構。研究中以多核心的系統架構為基礎,而為了獨立的基因演化過程,每一個島嶼分別都包含著一個硬體加速器以及一個softcore處理器。而島嶼之間的相互基因移民是採用一個共享的on-chip RAM,而這個on-chip RAM被一個硬體mutex給控制著以避免發生資料存取誤用。這樣為硬體實現分散式基因演算法提供了一個簡單以及具有彈性的移民機制。實驗數據顯示了我們所提出的硬體架構相對於其對應的軟體模擬系統擁有較低的計算時間。
  • Item
    以FPGA電路實現基因向量量化器設計之研究
    (2008) 林定寬; Ting-Kuan Lin
    本論文提出一個新的基因向量量化器(VQ)硬體電路架構,並且利用FPGA開發板實現;此架構是根據Steady-State Genetic Algorithm (GA)所設計而成;此電路包含了族群記憶體單元(population memory unit)、交配突變單元(crossover and mutation unit)、適應值計算單元(fitness evaluation unit)以及生存測試更新單元( survival test and update unit);要強調的是,為了降低面積複雜度(Area Cost),本架構只使用一塊族群記憶體,而且交配突變單元會同時執行來加快電路計算效能;除此之外,更設計了一個利用DMA Controller的Pipeline架構來完成適應值計算單元,並且設計了一個適合做生存測試更新單元的硬體排序電路;最後利用SOPC系統實現並實際測量硬體電路效能;實驗的結果顯示了此基因向量量化器(VQ)硬體電路對於VQ的最佳化是擁有高效能表現以及較少計算時間的優點。
  • Item
    結合基因與C-Means演算法則之向量量化器設計之研究
    (2008) 蔡汶錫
    本論文提出一個memetic algorithm (MA) 的演算法則來設計向量量化器。此演算法則使用steady-state genetic algorithm (GA) 做全域的搜尋,並採用C-Means演算法則進行局部的改善。與一般利用generational GA 做全域搜尋的MA比較之,本論文所提出的 MA 有效降低了vector quantization (VQ)訓練時的計算時間。除此之外,此演算法的結果接近全域最佳解,且對於初始的碼字選擇並不敏銳。最後的統計數據顯示,本論文所提出的steady-state MA與利用generational GA演算法執行全域搜尋的MA於相同基因族群個數的情況下,steady-state MA明顯的降低了CPU的計算時間。
  • Item
    於可程式化系統晶片平台實現向量量化器快速碼字搜尋硬體電路之研究
    (2005) 魏文港; Wen-Kang , Wei
    本論文針對向量量化器(VQ)編碼端的硬體實現提出了一個新的VLSI架構,採用部分距離搜尋(PDS)演算法作為編碼端最佳碼字搜尋的法則。在大多數的軟體應用中,部份距離搜尋演算法可以適度的加速碼字搜尋。本論文提出的新部份距離搜尋演算法適合硬體實現,使用子空間搜尋(Subspace search)、位元平面縮減(Bitplane reduction)和多係數累積(Multiple-coefficient accumulation)三種技術來有效的降低面積複雜度(Area complexity)以及計算latency(Computation latency)。多模組架構的PDS專用硬體電路可以同時針對不同的輸入向量進行編碼,以達到更進一步的編碼加速。我們提出的硬體架構被內嵌於軟體核心中央處理器(Softcore CPU)來進行實際的效能量測。實驗結果顯示出我們的架構提供了一個符合成本效益的向量量化器編碼系統硬體實作解決方案,並且擁有高吞吐量(throughput)和高正確性(fidelity)。