學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73912

Browse

End date: 2009Subject: search.filters.subject.FPGA

Search Results

Now showing 1 - 6 of 6
  • No Thumbnail Available
    Item
    以Memetic Algorithm為基礎的向量量化器在可程式化系統晶片上之實現
    (2009) 翁聖凱; Sheng-Kai Weng
    本論文提出一個以Memetic Algorithm(MA)為基礎的向量量化器(VQ)硬體架構；此架構中以steady-state Genetic Algorithm (GA)做全域搜尋，並採用C-means演算法進行局部改善；硬體架構中包含族群記憶體單元(population memory unit)、交配突變單元(crossover and mutation unit)、C-means單元以及生存測試更新單元( survival test and update unit)；在架構中採用了以移位暫存器(Shift register)為基礎的交配突變單元，來加快交配突變運算的執行。除此之外，設計了一個pipeline架構來實現C-means單元；最後將MA電路結合軟核心(softcore)CPU並實際測量硬體電路效能。實驗的結果顯示，所提出的向量量化器(VQ)硬體架構對於VQ的最佳化是擁有高效能表現以及少量計算時間的優點。
  • No Thumbnail Available
    Item
    在可程式化系統晶片上之Fuzzy C-Means分群演算法設計
    (2009) 楊正存; Cheng-Tsun Yang
    本論文提出一個具平行計算能力的Fuzzy c-means(FCM)演算法硬體架構，並且使用查表法(lookup table)為基礎的除法器，來減少分群處理及計算質量中心點的硬體資源複雜度和計算複雜度。此外，本硬體架構不需儲存權重矩陣(membership coefficients matrix)，而是將權重值(membership coefficinets)的計算結果直接送入質量中心點的更新計算，達到減少記憶體資源消耗的目的。最後本論文所提出的硬體架構會在以FPGA為基礎的可程式化系統晶片設計(System On a Programmable Chip，SOPC)之平台上作實際的效能測試，由實驗的結果可知，本架構具備較低的計算複雜度與更高的效能。
  • No Thumbnail Available
    Item
    以FPGA實現基於部分距離搜尋法之競爭式學習系統
    (2008) 李惠雅; Hui-Ya Li
    本論文針對k贏家通吃競爭式學習法之場域可程式化閘陣列(FPGA)實作提出一新演算法。k個得以進行更新的獲勝神經元，為每一個輸入向量在小波域(wavelet domain)中執行部分距離搜尋(partial distance search)所找出的最近似者。在大多數的應用裡，PDS以軟體方式被用於神經元搜尋的加速。此章節將提出一個適於硬體實現的新PDS演算法。此演算法使用子空間搜尋(subspace search)、有限精度計算(finite precision calculation)、多係數累積(multiple-coefficient accumulation)、和查表式除法(lookup-table based division)等技巧來有效降低面積複雜度與運算延遲。也提出ㄧ個新的排序架構，用於PDS步驟後k個獲勝神經元的判定。 在此提出的硬體架構將以專用邏輯區塊電路(custom logic block)的方式內嵌於Nios軟核心中央處理器的算術邏輯單元(ALU)中。Nios處理器所提供的客製指令(custom instruction)便是用於存取專用邏輯區塊電路的方式。我們已測量出，Nios軟核心中央處理器執行用於「k贏家通吃競爭式學習訓練」之部分距離搜尋程式客制指令所需的CPU時間。實驗結果顯示CPU時間低於未搭配部份距離搜尋硬體電路的Pentium IV處理器。
  • No Thumbnail Available
    Item
    以FPGA電路實現基因向量量化器設計之研究
    (2008) 林定寬; Ting-Kuan Lin
    本論文提出一個新的基因向量量化器(VQ)硬體電路架構，並且利用FPGA開發板實現；此架構是根據Steady-State Genetic Algorithm (GA)所設計而成；此電路包含了族群記憶體單元(population memory unit)、交配突變單元(crossover and mutation unit)、適應值計算單元(fitness evaluation unit)以及生存測試更新單元( survival test and update unit)；要強調的是，為了降低面積複雜度(Area Cost)，本架構只使用一塊族群記憶體，而且交配突變單元會同時執行來加快電路計算效能；除此之外，更設計了一個利用DMA Controller的Pipeline架構來完成適應值計算單元，並且設計了一個適合做生存測試更新單元的硬體排序電路；最後利用SOPC系統實現並實際測量硬體電路效能；實驗的結果顯示了此基因向量量化器(VQ)硬體電路對於VQ的最佳化是擁有高效能表現以及較少計算時間的優點。
  • No Thumbnail Available
    Item
    應用軟硬體協同設計於音樂內容檢索系統之開發
    (2008) 蘇永隆; Yong-Long Su
    本篇論文提出一個以FPGA (Field Programmable Gate Array)實現的音樂內容檢索系統，此系統採用一個近似字串比對的硬體電路架構，是根據一個簡單的shift-and-or演算法則來完成。該系統具有High Throughput以及Low Area Cost等優點的硬體電路，與NIOS II softcore CPU整合，成為一個可以接受Query請求、執行高速CBMR (Content-Based Music Retrieval)比對以及輸出比對結果之完整的音樂內容檢索系統。
  • No Thumbnail Available
    Item
    應用於網路入侵系統之高效能電路可程式化系統晶片設計
    (2006) 阮煥鈞; Huang-Chun Roan
    此論文提出了用硬體來實現網路入侵偵測系統的電路設計，主要的概念是採用shift-or algorithm，並只使用到shift register, OR gates 和 ROM。 整個電路架構可以把ROM去除來稍作改良。此論文提出的硬體電路已經被驗證模擬及合成於Altera Stratix FPGA。實驗結果顯示出一次處理兩個characters的時候，throughput可到達6.75 Gbits/sec，硬體資源花費0.7 LE/chars。當電路一次處理四個characters的時候，throughput可達到9.2 Gbits/sec，硬體資源花費2.75 LE/chars。跟現有文獻來探討，我們提出的硬體電路可達到較高的throughput跟比較少的硬體資源。