科技與工程學院

Permanent URI for this communityhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/5

沿革

科技與工程學院（原名為科技學院）於87學年度成立，其目標除致力於科技與工程教育師資培育外，亦積極培育與科技產業有關之工程及管理專業人才。學院成立之初在原有之工業教育學系、工業科技教育學系、圖文傳播學系等三系下，自91學年度增設「機電科技研究所」，該所於93學年度起設立學士班並更名為「機電科技學系」。本學院於93學年度亦增設「應用電子科技研究所」，並於96學年度合併工教系電機電子組成立「應用電子科技學系」。此外，「工業科技教育學系」於98學年度更名為「科技應用與人力資源發展學系」朝向培育科技產業之人力資源專才。之後，本院為配合本校轉型之規劃，增加學生於科技與工程產業職場的競爭，本院之「機電科技學系」與「應用電子科技學系」逐漸朝工程技術發展，兩系並於103學年度起分別更名為「機電工程學系」及「電機工程學系」。同年，本學院名稱亦由原「科技學院」更名為「科技與工程學院」。至此，本院發展之重點涵蓋教育（技職教育/科技教育/工程教育）、科技及工程等三大領域，並定位為以技術為本位之應用型學院。

107學年度，為配合本校轉型規劃，「光電科技研究所」由原隸屬於理學院改為隸屬本（科技與工程）學院，另增設2學程，分別為「車輛與能源工程學士學位學程」及「光電工程學士學位學程」。

News

學院網址：http://www.cot.ntnu.edu.tw/

Browse

Subject: search.filters.subject.PAECE

Search Results

Now showing 1 - 3 of 3
  • No Thumbnail Available
    Item
    以固態電解質與多孔矽電極實現抗壓耐震型超級電容之技術開發
    (2020) 陳信融; Chen, Shin-Rung
    超級電容(Supercapacitors)擁有快速充放電、功率密度高、元件壽命長等優點，可應用於行動通訊、車輛運輸、智慧電網等領域。然而，目前超級電容的製作技術中，許多是利用平面金屬電極，再加上碳海綿、碳氣凝膠或電紡絲碳纖維等3D多孔碳結構，意圖以增加碳活性材料之比表面積的方式，達到提高電容器功率密度之目的。然而，這些平面金屬加上3D多孔碳結構的電極，當元件受到大應力、高速撞擊與震動的作用下，這種平面金屬/多孔碳結構將產生嚴重的的脫層或塌陷而失效，使其無法應用於國防工業、航天太空、電動載具等抗壓耐震需求之超級電容上。 因此，本研究將使用三種製程方式製作矽基電極，第一種製程只使用光輔助電化學蝕刻（Photo-assisted electrochemical etching, PAECE）製程，在參數為氫氟酸10 wt% 界面活性劑酒精1 wt%、偏壓為3.5 V、蝕刻時間為8 hr的情況下，可以得到深度約為222 μm的隨機矽孔洞結構；第二種製程為使用黃光製程與反應性離子蝕刻技術，事先定義出陣列圖案的蝕刻窗後，再以光輔助電化學蝕刻技術製作，在參數為氫氟酸2.5 wt%、界面活性劑 DC 1 wt%、偏壓3 V、蝕刻時間 2 hr之下完成深度約為162 μm之矽孔洞結構；第三種製程為先使用ICP-RIE技術製作巨孔洞陣列結構，再以光輔助電化學蝕刻技術粗化孔洞結構內壁，參數為氫氟酸2.5 wt%、界面活性劑 DC 5 wt%、偏壓1 V、蝕刻時間 2 hr。三種多孔矽結構完成後，分別使用化學氣相沉積(Chemical vapor deposition)在其表面生成碳膜，此可鈍化多孔矽表面電荷陷阱(Surface charge traps)並增加導電性，再將混拌石墨烯薄片(graphene)、二氧化釕(RuO2)、高分子材料(PVA)的酸性電解液，以真空抽氣方式滲入多孔結構中並固化，以實現高抗壓耐震性超級電容之開發，後續再利用恆電位儀進行C-V特性曲線(C-V curve)量測、恆電流充放電曲線(Galvanostatic charge/discharge curve)等量測分析。由於使用第二種製備法之矽基電極在量產結構時遇到稜線蝕刻過度的問題，而不適用於超級電容之製作，第三組製程則是在組裝測試之後，C-V曲線中的電壓與電流呈線性關係，恆電流充放電曲線則是出現了充電進去之後電卻放不掉的現象，代表電容內阻過高，從這兩點推測選用之晶片阻值過高(>4000 –cm)導致電容無法正常運作，因此本研究先將重心放在第一種製程使用單純光輔助電化學蝕刻製作矽基電極，量測後發現在混入石墨烯 5 wt%以及二氧化釕 5 wt%的固態超級電容，在0.127 A/g的電流密度下graphene/RuO2的電容性能為1.5 F/g，並且經由50次循環充放電之後，仍保有88%的電容保持率，在承受30 g的加速度之下依舊保擁有95%的電容保持率，電容需負荷超過24.5 KPa之壓應力(2×2 cm2的電容承受1 kg)後才會破損，在此狀態下電容值仍然保有原有性能之55%。
  • No Thumbnail Available
    Item
    奈米級結構陣列製作技術應用於高效能電池元件之研製
    (2008-10-24) 楊啟榮
    本計劃提出結合自組裝奈米球微影(self-assembednanospherelithography,SANL)以及光輔助電化學蝕刻(photo-assistedelectrochemicaletching,PAECE)兩項技術，在矽晶片表面製作高深寬比的奈米孔洞陣列結構，並用於降低矽晶片的反射效率。實驗結果顯示SANSL能於矽晶片上定義出完整排列的陣列圖形。所完成的奈米級孔洞陣列結構，其蝕刻深度約為6.2μm，直徑約為90nm，即孔洞的深寬比可達約68:1。調變蝕刻電壓可以使奈米級孔洞陣列，轉變成奈米柱狀陣列結構，而當使用2V的蝕刻電壓時，能夠產生高度1μm，直徑為100nm，深寬比為10:1的奈米柱狀陣列。矽晶片表面經過粗化(texture)處理後可降低晶片表面的反射率，以增加矽質太陽能電池的發電效率。在200nm-890nm波長範圍內矽晶片的平均加權反射率為40.2%。未經過SANSL而只經過5分鐘的PAECE蝕刻後，加權平均反射效率降低為5.16%；然而，經過SANSL以及5分鐘的PAECE蝕刻後，加權平均反射效率可降低為1.73%。此外，當奈米級孔洞陣列結構表面再鍍上200Å的siliconnitride後，加權平均反射率可更進一步降低為0.878%。本論文所提出的新型製程技術，除具有低成本優勢外，所完成的奈米級孔洞陣列結構更可實際應用於單晶矽太陽能電池之抗反射結構。
  • No Thumbnail Available
    Item
    Fabrication of nanoporous antireflection surfaces on silicon
    (Elsevier, 2008-11-01) Huang, Mao-Jung; Yang, Chii-Rong; Chiou, Yuang-Cherng; Lee, Rong-Tsong
    After the surface of a silicon wafer has been texturized, the reflectance of the wafer surface can be reduced to increase the power generation efficiency of a silicon-based solar cell. This study presents the integration of self-assembled nanosphere lithography (SANSL) and photo-assisted electrochemical etching (PAECE) to fabricate a nanostructure array with a high aspect ratio on the surface of silicon wafer, to reduce its reflectance. The experimental results show that the etching depth of the fabricated nanopore array structure is about View the MathML source and its diameter is about 90 nm, such that the aspect ratio of the pore can reach about 68:1. The weighted mean reflectance of a blank silicon wafer is 40.2% in the wavelength range of 280–890 nm. Five-minute PAECE without SANSL reduces the weighted mean reflectance to 5.16%. Five-minute PAECE with SANSL reduces the weighted mean reflectance to 1.73%. Further coating of a 200 Å thick silicon nitride layer on the surface of a nanostructure array reduces the weighted mean reflectance even to 0.878%. The novel fabrication technology proposed in this study has the advantage of being low cost, and the fabricated nanostructure array can be employed as an antireflection structure in single crystalline silicon solar cells.