理學院
Permanent URI for this communityhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/3
學院概況
理學院設有數學系、物理學系、化學系、生命科學系、地球科學系、資訊工程學系6個系（均含學士、碩士及博士課程），及科學教育研究所、環境教育研究所、光電科技研究所及海洋環境科技就所4個獨立研究所，另設有生物多樣性國際研究生博士學位學程。全學院專任教師約180人，陣容十分堅強，無論師資、學術長現、社會貢獻與影響力均居全國之首。
特色理學院位在國立臺灣師範大學分部校區內，座落於臺北市公館，佔地約10公頃，是個小而美的校園，內含國際會議廳、圖書館、實驗室、天文臺等完善設施。
理學院創院已逾六十年，在此堅固基礎上，理學院不僅在基礎科學上有豐碩的表現，更在臺灣許多研究中獨占鰲頭，曾孕育出五位中研院院士。近年來，更致力於跨領域研究，並在應用科技上加強與業界合作，院內教師每年均取得多項專利，所開發之商品廣泛應用於醫、藥、化妝品、食品加工業、農業、環保、資訊、教育產業及日常生活中。
在科學教育研究上，臺灣師大理學院之排名更高居世界第一，此外更有獨步全臺的科學教育中心，該中心就中學科學課程、科學教與學等方面從事研究與推廣服務；是全國人力最充足，設備最完善，具有良好服務品質的中心。
在理學院紮實、多元的研究基礎下，學生可依其性向、興趣做出寬廣之選擇，無論對其未來進入學術研究領域、教育界或工業界工作，均是絕佳選擇。
Browse
11 results
Search Results
Item LSTM 法則應用於連續手勢辨識之研究──手勢辨識系統軟體與硬體於 FPGA 實作(2020) 鄧凱中; Teng, Kai-Chung本論文考量現實應用的方便性與實際應用，選擇現場可程式邏輯門陣列(Field Programmable Gate Array, FPGA)來硬體電路實現，並對電路運算單元參數化，以應變需求的變化。而演算法使用長短期記憶(Long Short-Term Memory,LSTM) [1]來訓練模型與手勢辨識。 LSTM 作為設計電路之模型，跟傳統遞歸神經網路(Recurrent Neural Networks, RNN) [2]不同的是，RNN 同一時間點 t 的輸入都在同一層面，將上一層的輸出當作下一層的輸入，但時間點 t 產生的梯度在往後傳遞幾層後就消失為一大難題。而 LSTM 使用 Input Gate、Output Gate 與 Forget Gate 三個控制閘成功的解決時間軸上梯度消失的問題，因此選擇 LSTM 為本論文的演算法則。 LSTM 模型以 Keras [3]平台來訓練與驗證，辨識率高達 98%。本論文的訓練與辨識資料庫使用擁有陀螺儀跟加速器的手機做為 Sensor 來收集手勢資料，並收集本實驗室多人的動作為資料庫，並對資料做圖形化來篩選優良的訓練資料。圖形或者影像辨識需要瞭解艱深且複雜的公式，還必須有能力編碼將公式實踐出來，對手勢的辨識如果使用傳統影像辨識的方法將會增加運算的時間、大量的運算資源消耗與記憶體儲存空間的需求。本論文分別使用手機陀螺儀與加速器的 X、Y、Z 軸數據為訓練資料，與傳統的影像辨識相比，差別為輸入資料每一筆的維度變成一維，節省硬體儲存資源與運算的複雜度。Item 以菲涅耳轉換及相位展開為基礎之數位全像顯微鏡在FPGA上之實現(2012) 莊子昕本論文旨在提出一硬體架構可以將數位全像片還原成原始影像相位圖，此硬體架構適用於嵌入式的數位全像顯微鏡(Digital Holographic Microscopy, DHM)系統，能夠加快運算來即時取得正確的還原全像影像。 本硬體架構採用皆以快速傅立葉轉換(FFT)為基礎的菲涅耳轉換搭配相位展開法則演算法來達到全像圖重建的目的。其中快速傅立葉轉換為高複雜度計算，對於一些需要即時顯示還原影像的應用往往會遇到很大的困難，因此本論文使用硬體電路架構來執行相關運算，以克服一般嵌入式系統上運算能力的限制，以縮短相位重建影像運算所需要花費的時間。另外，為克服硬體常見精確度不足問題，本硬體電路中大多使用IEEE 754浮點數格式來提升計算的精確度。 最後我們以現場可程式化邏輯閘陣列(Field Programmable Gate Array ,FPGA)為開發平台實現並實際測量硬體電路的資源消耗以及運算時間；實驗的結果顯示了本論文所提出的相位展開法則硬體架構能夠得到正確的還原結果，並且有效的降低還原相位圖運算所需要花費的時間以及擁有低硬體資源消耗的優點，因此適合使用於嵌入式的DHM 系統。Item 適用於高維度影像之相位展開法則電路設計(2011) 程士彰本論文旨在提出一個相位展開法則硬體電路架構，此硬體架構適用於嵌入式的數位全像顯微鏡(Digital Holographic Microscopy, DHM)系統，能夠加速數位全像顯微鏡系統的相位展開運算來立即取得還原後的影像相位圖。本硬體架構採用以快速傅立葉轉換為基礎的相位展開法則來設計，採用此演算法的原因在於實現出來的硬體架構所需花費的硬體資源比較少，並且對於影像中受到雜訊破壞而產生誤差的影像相位數值，也有能力修正這些錯誤的相位資訊。本硬體架構主要可分為兩種單元所組成，一種是運算單元，另一種是儲存單元；其中所有的運算單元皆以管線化架構的方式實現，而記憶單元則使用on-chip RAM作為提供來源資料以及儲存計算途中的暫時資料或是計算完畢的最終結果。 最後我們以現場可程式化邏輯閘陣列(Field Programmable Gate Array ,FPGA) 為開發平台實現並實際測量硬體電路的資源消耗以及運算時間；實驗的結果顯示了本論文所提出的相位展開法則硬體架構能夠得到正確的還原結果，並且有效的大幅降低相位展開運算所需要花費的時間以及擁有低硬體資源消耗的優點，因此適合使用於嵌入式的DHM系統。Item 島嶼式基因演算法之硬體架構及其在向量量化器之應用(2010) 游宗毅; Tsung-Yi Yu本研究為島嶼式基因演算法提出一個硬體架構，並應用於向量化器的設計。本文中每個島嶼為steady-state基因演算法的演化加速器，透過這樣的方式可以有效改善其硬體資源之消耗。除此之外，本論文提出一個適用於島嶼間快速的移民(migration)硬體架構，讓每個島嶼可以透過該硬體架構平行的執行移民機制，該硬體中使用了一個Migration table，透過查表可以快速的決定移民方式，並有效降低演化運算的時間消耗，達到系統效能提升之目的。 本研究所提出的系統架構，與擁有相同族群總數的steady-state基因演算法系統架構做比較，研究顯示該系統架構擁有較佳的效能與較少的執行時間。此外，本系統架構與於多核心系統下透過多執行緒模擬島嶼式基因演算法的軟體實驗環境做比較，研究顯示該系統架構擁有極佳的執行加速。Item 以快速傅立葉轉換為基礎之相位展開法則在可程式化系統晶片上之實現(2010) 游敦皓本論文提出一個以快速傅立葉轉換為基礎的相位展開法則硬體電路架構，此相位展開硬體電路架構的功能在於加速數位全像顯微鏡（Digital Holographic Microscopy, DHM）的相位展開運算。本架構會依據一個以快速傅立葉轉換為基礎的相位展開演算法則來設計並且實作硬體電路以計算出一個最小平方誤差解（minimum squared error solution）。硬體架構中包含四個主要單元：轉換前單元、快速傅立葉轉換單元、轉換後單元以及嵌入式記憶體，在架構中利用嵌入式記憶體當作暫存空間搭配上其他三個單元的運算來達到加速電路計算的效果。為了驗證本論文提出的硬體架構的正確性，會將本硬體電路設計成客製化的電路放入system on programmable chip（SoPC）系統來實際上測量系統的效能。實驗的結果顯示本論文提出的硬體電路架構可以有效的減少相位展開運算所需要花費的時間以及硬體資源的消耗量，適合於設計嵌入式的DHM系統。Item 以Memetic Algorithm為基礎的向量量化器在可程式化系統晶片上之實現(2009) 翁聖凱; Sheng-Kai Weng本論文提出一個以Memetic Algorithm(MA)為基礎的向量量化器(VQ)硬體架構；此架構中以steady-state Genetic Algorithm (GA)做全域搜尋，並採用C-means演算法進行局部改善；硬體架構中包含族群記憶體單元(population memory unit)、交配突變單元(crossover and mutation unit)、C-means單元以及生存測試更新單元( survival test and update unit)；在架構中採用了以移位暫存器(Shift register)為基礎的交配突變單元，來加快交配突變運算的執行。除此之外，設計了一個pipeline架構來實現C-means單元；最後將MA電路結合軟核心(softcore)CPU並實際測量硬體電路效能。實驗的結果顯示，所提出的向量量化器(VQ)硬體架構對於VQ的最佳化是擁有高效能表現以及少量計算時間的優點。Item 以多核心系統架構為基礎在可程式化系統晶片中實現島嶼式基因演算法(2009) 洪鵬傑本研究為向量量化器的設計提出一個島嶼式(分散式)基因演算法的架構。研究中以多核心的系統架構為基礎，而為了獨立的基因演化過程，每一個島嶼分別都包含著一個硬體加速器以及一個softcore處理器。而島嶼之間的相互基因移民是採用一個共享的on-chip RAM，而這個on-chip RAM被一個硬體mutex給控制著以避免發生資料存取誤用。這樣為硬體實現分散式基因演算法提供了一個簡單以及具有彈性的移民機制。實驗數據顯示了我們所提出的硬體架構相對於其對應的軟體模擬系統擁有較低的計算時間。Item 以FPGA電路實現基因向量量化器設計之研究(2008) 林定寬; Ting-Kuan Lin本論文提出一個新的基因向量量化器(VQ)硬體電路架構，並且利用FPGA開發板實現；此架構是根據Steady-State Genetic Algorithm (GA)所設計而成；此電路包含了族群記憶體單元(population memory unit)、交配突變單元(crossover and mutation unit)、適應值計算單元(fitness evaluation unit)以及生存測試更新單元( survival test and update unit)；要強調的是，為了降低面積複雜度(Area Cost)，本架構只使用一塊族群記憶體，而且交配突變單元會同時執行來加快電路計算效能；除此之外，更設計了一個利用DMA Controller的Pipeline架構來完成適應值計算單元，並且設計了一個適合做生存測試更新單元的硬體排序電路；最後利用SOPC系統實現並實際測量硬體電路效能；實驗的結果顯示了此基因向量量化器(VQ)硬體電路對於VQ的最佳化是擁有高效能表現以及較少計算時間的優點。Item 數位全像顯微鏡之高速相位展開法則電路於FPGA上之實現(2014) 陳煥元; Chen-Huan-Yuan本論文主要提出一硬體架構實現高速相位展開法則，透過本論文硬體架構可將不連續相位圖還原出與實際物體面貌相符合之連續相位圖。本論文採用定點數運算，令系統架構之資源消耗下降。同時配合廣域型相位展開法則及蛇狀路徑Buffer，使系統架構通則化後，可依照需要處理之不連續相位圖，調整系統架構及延伸法則，並透過高速運算有效降低遞回運算所需時間。 最後將此電路實現於FPGA開發平台進行實際量測硬體資源消耗、運算時間及功率消耗，透過硬體運算結果與軟體運算結果相互驗證後，確認還原結果正確。 依據實驗結果，本論文之系統架構具有資源消耗低、高速運算、複雜性低及系統延伸便利等多項優勢，對於現今需即時運算的嵌入式數位全像系統，本論文所提出之系統架構具有更強競爭力。Item 適用於高速菲涅耳轉換之積體電路架構設計(2013) 陳建廷; Chien-Ting Chen本論文主要提出一硬體架構實現高速菲涅耳轉換，透過本硬體架構可還原全像片的相位值，後續再進行相位展開法則計算即可重建出物體實際樣貌。為了提高精確度，本硬體電路中大多使用IEEE 754浮點數格式進行運算，運算單元內部皆以管線化架構的方式實現，並且利用最佳排程將各運算單元之計算以平行的方式進行，有效提高菲涅耳轉換整體電路的運算效率，最後將此電路實現於FPGA開發平台並實際量測硬體資源消耗、運算時間以及功率消耗，透過硬體運算結果與軟體運算結果相互驗證確認還原結果正確。根據實驗結果，本論文提出之硬體架構有高精確度、高速運算以及低功率消耗之優點，對於現今要求即時運算的嵌入式數位全像系統，本論文所提出之硬體架構較具有競爭力。