使用電荷傳輸放大器技術之超低功率類比數位轉換器設計

Abstract

隨著可攜式電子產品市場的快速成長，以及人們對於產品輕薄短小和 電池長時效性的要求，低功率積體電路技術發展有愈來愈急迫的需要。然 而，隨著電源供應電壓的下降，雖可有效地節省數位電路的消耗功率，但 對類比電路來說，若要維持住其在正常電壓下的性能，往往需要提高供應 電流，這使得類比數位轉換器的整體消耗功率並沒有因電源電壓的下降而 等比例降低。另一方面，電源電壓的降低也使得CMOS過趨動電壓相對減 少，增加了類比電路設計的困難度。因此，類比數位轉換器若要符合低消 耗功率的要求，又要維持原來相同的性能，對設計者是一項很大的挑戰。 電荷傳輸放大器技術在1972年首先被提出來，而近幾年的文獻上又加 以改進。它的特性是，靜態功率消耗幾乎為零，對偏壓並不敏感，而且所 用的電晶體尺寸可以最小化。因此，我們認為電荷傳輸放大器非常適合應 用在低功率電路的應用之中。另外，三角積分調變器這項技術是一種適合 用來實現高解析度、高準確度的類比數位轉換器，在通信上有相當多的應 用。所以本計劃的目標，即是使用電荷傳輸放大器設計一個可操作在窄頻、 低功率消耗的三角積分調變器。其中研究的步驟如下： (1) 第一個部份是利用電荷傳輸放大器，結合開關電容技術，加以特殊的 電路技巧以實現高性能之低功率積分器。 (2) 第二個部份是在所使用的電壓操作下，設計出適合語音應用的新的 CMOS 低功率量化器。 (3) 第三部份則是利用前兩項開發出來的低功率方塊，合成一個低功率之 低通三角積分調變器，並尋求此系統之最佳效能，以符合現今以至於 未來各種通訊電子產品之需求與應用。